太长了，HD5000背后的故事：AMD如何直面挑战

luokeke1985

太长了，HD5000背后的故事：AMD如何直面挑战

转自硬派网。http://www.inpai.com.cn/doc/hard/118156.htm


                第8页：跃进到40nm制程所付出的代价
                                故事的这一部分本可以独立成章，但因为它直接影响到了Cypress和整个“Evergreen”系列显卡，所以还是值得说一下。
   到目前为止，你肯定已经听说了不少关于台积电40nm制程的事，这其实都已经过去了。良率极差，改进缓慢，这导致了去年Cypress核心显卡的缺货和NVIDIA Fermi/GF100的延期。接下来，我想谈谈向40nm制程迈进以及为什么这个迈进如此艰难的事。
   作为一个没有工厂的半导体（fabless）公司，当你试图推出新产品并寻求销售伙伴时，会有不止一个选择。除了与显存公司、元件制造厂商以及拥有你所需要的知识产权的家伙打交道外，你还得与第三方，也就是实际上帮你造芯片的代工公司打交道。糟糕的是，差不多每年，你的代工伙伴就会跑过来向你兜售新的制程，让你使用。
   兜售手段总是大同小异：这个新制程更精细，制成的芯片要小很多，但运行得更快，功耗更低。就像任何公司的推销员一样，你的代工伙伴总是希望你能尽快使用他们最新和最棒的制程。在计算机行业里，这一点儿也不新鲜：他们总是希望你能先购买他们的产品，但实际上你想要的产品还根本未准备好，但他们在推销时毫无惧色。
    通常发生的情况是，你的代工伙伴会找到你，给你出示一个列满设计标准和各种注意事项的目录。如果你动心了，他就会向你保证他们能为你生产出那种芯片，而且生产出来的芯片肯定可以使用。换句话说就是“ 照我们说的做，你的芯片肯定能够量产”。


Global Foundries' 2010 – 2011制程路线图
    问题是，你即便遵照全部这些设计标准和注意事项，新的芯片也不会比以往旧一代制程造出的芯片快多少，良率还差不多。如果不能想到这些“注意事项”，在设计芯片时，你可能会变得更大胆，但这样一来你付出的成本反而要高不少。
    通常情况下，在两个制程节点之间，晶元的大小不会发生变化。之前我们一度使用200mm的晶元，现在更先进的工厂则使用300mm的晶元。然而晶体管的大小确实在不断缩小，因此理论上，随着制程的进步，你在一张晶元上可塞入的核心晶片也更多。
   新制程也会带来问题——每张晶元的价格也在上涨。因为是新制程，也就意味着复杂程度可能也更高，因此晶元的成本也高。如果晶元的成本高50%，为了和旧一代制程的晶元成本持平，你在每一张晶元上就要至少多塞入50%的核心。现实中，在新制程的晶元上，你实际上得塞入超过50%的核心才能持平，因为新制程的良率开始都很低。但如果你太相信代工伙伴的话，所谓能保证量产，那么你的成本可能连持平都难。
    最终的结果就是，你转向新的制程，但得不到任何收益。对于实际上想利用摩尔定律来实现收益的公司来说，尤其对GPU公司来说，这不是一个好选择。
    这个问题的解决方法是，你的公司里一定要有非常有头脑的人，他能够审慎的对待代工伙伴提供的这些设计标准和注意事项，能够决定哪些是可以忽视的，他还能找出对那些需要重视的方面的针对性解决方案。在这一点上，ATI和NVIDIA有着天壤之别。



                第9页：制程vs架构: ATI与NVIDIA的不同
                               从NV30 (GeForceFX系列)的挫折以后，NVIDIA就再不是第一个过渡到新制程的公司。不是让硬件工程师把更多的精力放在制程技术上，相反，NVIDIA选择把它更多的资源放在架构设计上。而ATI则正好与NVIDIA相反。ATI对于新制程节点倒并没有NVIDA那么恐惧，因此它把更多的工程设计资源都放在制造方面。这两种方案都不完全正确，都有利有弊。
   NVIDIA的方案对于一个成熟的制程来讲可以运用得很好，这个方案也意味着在重要的两个制程间（例如，55nm至40nm）转换时，NVIDIA的竞争力会弱些。因此，它需要花更多的时间来把架构设计的更有竞争力才行。ATI在RV770上投入的努力主要是在架构设计上，结果也没有让ATI失望，对比RV670便知。
   NVIDIA以史为鉴的认为，应该让ATI冒所有的风险去尝试新制程。一旦制程成熟了，NVIDIA也将转向这个制程。这个想法对NVIDA来说非常好，但也意味着在使用新制程方面，ATI将拥有更多经验。因为ATI把自己置于一个早于竞争对手尝试未经检验的新制程的处境里，为了降低风险，ATI就必须让更多的硬件工程师致力于了解制程技术。
   在与我交谈时，Carrell很快指出制程间的转换不能称之为过渡。过渡意指从一项技术到另一项技术的平稳转移。但在任何晶体管主要制程节点之间的转换（例如55nm到45nm的转换，而非像90nm到80nm的转换)过程不像是过渡，到更像是跃进。你在跃进前就要做准备，尽量在落地时力求毫发无损，但一旦你的双脚离开地面，对落地的情况就很难控制了。
    在任何制程节点上进行跃进都会冒很大风险。作为一个半导体制造商，诀窍就在于如何降低这种风险。
    在某种程度上，两个制造商都不得不使用新的制程节点制造芯片，否则他们就要承担守旧落后的风险。如果你落后了不止一代制程，那么这场竞争游戏你就输了。问题是，在使用全新制程上，你要设计制造什么样的芯片？
    这儿有两种流派：大跃进或小跃进。这儿的“大或小”是指你在“跃进”时所使用的芯片面积大小。
    小跃进的支持者相信下述情况：在新制程里，芯片缺限率（晶元上每单位内的缺陷数量）（与良率相对）情况不会很好。在整个晶元上会遍布大量的有故障的芯片，为了降低良率造成的影响，需要使用小一点儿的芯片。
    如果我们有一张能够塞下1000个芯片的晶元，这个晶元表面上有100个故障芯片，那么每个芯片出现故障的机率就为10%。


一个假想的晶元，小芯片设计，上面有7个故障芯片，单个芯片受故障影响很小
   大跃进的情况自然相反。你在大芯片上使用新制程，现在不是1000个芯片中只会有100个故障芯片了，在只能塞下200个芯片的晶元上，可能就有100个故障芯片。如果故障芯片分布均匀（实际上是不可能的），每个芯片出现故障的机率现在就成了50%..............

一个假想的晶元，大芯片设计，上面有7个故障芯片
    光就量产方面来考虑，没有理由去选择大跃进。但选择大跃进的方案也有好处，最显而易见的理由就是：你能够靠制造大芯片获得优势，比如在性能上胜过竞争对手，这样可以比制造小芯片获取更多的利润。
    另一个不那么明显，但甚至更重要的选择大跃进的理由，实际上是大跃进本身的缺点。因为大芯片时常陷入失败境地，所以大芯片也更容易暴露制程的问题。失败几率越大，你在过程早期了解其缺点的机会也更多。
    对产品来说是要冒很大风险的，但这也给了你很多知识经验，在今后，你在采用同一制程的产品上可以用到这些经验。